Programme d’études 2018-2019 | English | ||
Digital Electronics | |||
Unité d’enseignement du programme de Master ingénieur civil électricien à la Faculté Polytechnique |
Code | Type | Responsable | Coordonnées du service | Enseignant(s) |
---|---|---|---|---|
UI-M1-IRELEC-004-M | UE Obligatoire | VALDERRAMA SAKUYAMA Carlos Alberto | F109 - Electronique et Microélectronique |
|
Langue d’enseignement | Langue d’évaluation | HT(*) | HTPE(*) | HTPS(*) | HR(*) | HD(*) | Crédits | Pondération | Période d’enseignement |
---|---|---|---|---|---|---|---|---|---|
| Anglais | 26 | 22 | 0 | 0 | 0 | 4 | 4.00 | 1er quadrimestre |
Code(s) d’AA | Activité(s) d’apprentissage (AA) | HT(*) | HTPE(*) | HTPS(*) | HR(*) | HD(*) | Période d’enseignement | Pondération |
---|---|---|---|---|---|---|---|---|
I-SEMI-003 | Digital Electronics | 26 | 22 | 0 | 0 | 0 | Q1 | 100.00% |
Unité d'enseignement | ||
---|---|---|
UI-M1-IRELEC-005-M Analog Electronics |
Objectifs par rapport aux acquis d'apprentissage du programme
Acquis d'apprentissage UE
Comprendre le fonctionnement interne des circuits numériques CMOS, être capable de les concevoir, tester/simuler, optimiser et implémenter en technologie CMOS, tout en appliquant des techniques présentées pendant le cours théorique. Maitriser les outils de développement CAO industriel Cadence et Synopsys. Concevoir en langage VHDL au niveau RTL des circuits et structures numériques complexes, les simuler, optimiser et synthétiser (RTL et logique) sur un support reconfigurable à base de composants FPGA. Maitriser les outils de développement CAO industriel Altera/Xilinx.
Contenu de l'UE
ASIC, FPGA, et composants standards. Techniques et étapes de conception. Modélisation du transistor MOS. Construction de portes logiques. Portes CMOS. Portes de Transmission. Marges de Bruit. Relations de taille des transistors. Estimation des délais. Fan-in et Fan-out. Dimensionnement optimal. Floor-planning. Lay-out. Structures régulières. Mémoires. Additionneurs. Multiplieurs. Chemins de données et de contrôle. Alimentations. Distribution du signal d’horloge. Circuits synchrones. Latch et Flip-Flop. Estimation des délais. Décalage d’horloge (Skew et Jitter). Logique dynamique (Domino et Nora). Synthèse logique. Réalisation de circuits numériques complexes en technologie CMOS à l’aide des outils de CAO Cadence et Synopsis. Réalisation de circuits numériques complexes en technologie reconfigurable FPGA à l’aide des outils de CAO Altera et Xilinx.
Compétences préalables
Électronique Physique. Systèmes Logiques. Électronique Analogique.
Types d'évaluations Q1 pour l'UE
Commentaire sur les évaluations Q1 de l'UE
Evaluation par AA.
Types d'évaluation Q3 pour l'UE
Commentaire sur les évaluations Q3 de l'UE
Evaluation par AA.
Types d'évaluation rattrapage BAB1 (Q1) pour l'UE
Commentaire sur les évaluations rattr. Q1 de l'UE
Sans objet
Types d'activités
AA | Types d'activités |
---|---|
I-SEMI-003 |
|
Mode d'enseignement
AA | Mode d'enseignement |
---|---|
I-SEMI-003 |
|
Supports principaux
AA | Supports principaux |
---|---|
I-SEMI-003 | Note de cours - I-SEMI-003 Digital Electronics (4601) - C. Valderrama |
Supports principaux non reproductibles
AA | Supports principaux non reproductibles |
---|---|
I-SEMI-003 | Diverses informations sont disponibles sur le site d'enseignement assisté par ordinateur: notes de cours, exemples et tutoriels, épreuves des années précédentes (parfois avec résolution), tests en ligne (QCM) permettant aux étudiants de s'évaluer, liens utiles, outils CAO électronique, présentations complémentaires. |
Supports complémentaires
AA | Supports complémentaires |
---|---|
I-SEMI-003 | Copie de présentation - I-SEMI-003 Digital Electronics (4601) Slides - C. Valderrama |
Supports complémentaires non reproductibles
AA | Support complémentaires non reproductibles |
---|---|
I-SEMI-003 | Digital Integrated Circuits: A Design Perspective. Jan M. Rabaey, Anantha P. Chandrakasan, Borivoje Nikolić. 2003. Pearson Education. 761 pages. ISBN 0130909963. Overview, Weste and Eshraghian, “Principles of VLSI Design – A Systems Perspective” 2ed. Cmos Vlsi Design: A Circuits and Systems Perspective. Neil H. E. Weste, David Harris. 2005. Pearson/Addison-Wesley. 967 pages. ISBN 0321149017 Weste, Harris, “CMOS VLSI Design – A Circuits and Systems Perspective” 3ed. |
Autres références conseillées
AA | Autres références conseillées |
---|---|
I-SEMI-003 | Overview, Geiger, Allen, Strader “VLSI Design techniques for analog and digital circuits” McGraw-Hill Device sizing, Sutherland,Sproull and Harris, “Logical Effort: Designing Fast CMOS Circuits” Wiring & timing, Dally and Poulton “Digital Systems Engineering” Advanced processing, Chang and Sze “ULSI Technology”. |
Reports des notes d'AA d'une année à l'autre
AA | Reports des notes d'AA d'une année à l'autre |
---|---|
I-SEMI-003 | Autorisé |